SoC驗(yàn)證工程師認(rèn)識到了受限隨機(jī)測試平臺的局限性,促使他們手寫C測試以在處理器上運(yùn)行模擬和硬件仿真,即使他們在充分運(yùn)用SoC設(shè)計方面受到限制。這些驗(yàn)證平臺的性能不足以運(yùn)行完整的操作系統(tǒng)(OS),因此這些測試執(zhí)行“裸機(jī)”,這大大增加了合成的開銷。
測試生成軟件,被稱為測試套件合成,使用一個易于理解的、基于圖形的場景模型來捕獲預(yù)期的設(shè)計行為。這些模型可以使用Accellera可移植刺激標(biāo)準(zhǔn)使用本地C++編寫或可視化描述。場景模型由設(shè)計或驗(yàn)證工程師創(chuàng)建,作為SoC開發(fā)的自然部分,因?yàn)樗鼈冾愃朴趥鹘y(tǒng)的芯片數(shù)據(jù)流圖,可以在白板上繪制以解釋部分設(shè)計規(guī)范。
對于SoC來說,這可能需要數(shù)千次測試。然后,可以通過約束要測試的意圖并將工具集中在關(guān)鍵領(lǐng)域來設(shè)置覆蓋目標(biāo)。這種能力避免了傳統(tǒng)方法中出現(xiàn)的痛苦的迭代循環(huán),傳統(tǒng)方法是設(shè)置測試,運(yùn)行驗(yàn)證工具,理解實(shí)現(xiàn)的覆蓋范圍,然后一次又一次地重置測試。
在一個由著名半導(dǎo)體公司開發(fā)的大型SoC的典型項目中,驗(yàn)證工程師將測試組合時間減少到以前需要手寫測試的20%。自動化技術(shù)產(chǎn)生了更嚴(yán)格的測試用例,覆蓋率從84%提高到97%。此外,這些型號便于攜帶。